

## 明 細 書

### 複合セラミック基板

#### 技術分野

- [0001] 本発明は、複合セラミック基板に関し、更に詳しくは、回路要素を内蔵し且つセラミック基板と樹脂層とを積層してなる複合セラミック基板に関する。

#### 背景技術

- [0002] 従来この種の技術としては特許文献1に記載の積層電子部品や特許文献2に記載の高周波半導体装置がある。
- [0003] 特許文献1に記載の積層電子部品は、内部に回路要素を介在させた状態で複数の絶縁性シートを積層して、相対する主面と該主面間を連結する側面からなる積層体を構成し、該積層体の外表面に、前記回路要素に電氣的に接続された複数の外部電極を備え、該外部電極を介して回路基板に実装される積層電子部品において、前記積層体の前記回路基板側に向けられる面の少なくとも略中央部に凹部を設けたものである。このように積層体の回路基板（具体的には可撓性を有するプリント基板）側の面に凹部を設けることによって、回路基板が湾曲した場合でも、プリント基板の湾曲面が積層体の回路基板側の面に接触しないため、積層体への突き上げ力が回避され、積層体のプリント基板からの離脱や積層体の破損を防止している。
- [0004] 特許文献2に記載の高周波半導体装置は、セラミック基板の下部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋設してなるものである。このような構成により、基板下面を実装エリアとして活用でき、実装密度を向上させ、更に、複合樹脂材料層内に半導体素子や受動部品を埋設することにより、耐機械的特性、耐湿性等の信頼性を向上させている。
- [0005] 特許文献1: 特開平 09-186 042号公報  
特許文献2: 特開2 003-124435号公報

#### 発明の開示

### 発明が解決しようとする課題

- [0006] しかしながら、特許文献1に記載の積層電子部品の場合には、中央部分に凹部を形成することで、突き上げ力を回避することができるが、プリント基板の撲みに追従して積層体全体が撲み、積層体の上面または上下両面に表面実装部品が実装されていない積層体の場合には問題とならないが、受動部品や能動部品等の実装部品が実装されている積層体の場合には、これらの実装部品が積層体の撲みに追従できず、表面実装部品の外部接続用端子が積層体表面の電極から外れ、断線する虞があった。
- [0007] また、特許文献2に記載の高周波半導体装置の場合には、セラミック基板の下面や上面に能動部品や受動部品等の表面実装部品を実装することにより、基板部品の小型化が可能になるが、この場合にもプリント基板の撲みに追従してセラミック基板が撲むため、表面実装部品がセラミック基板の撲みに追従できず、特許文献1の積層電子部品の場合と同様に、実装部品の外部接続用端子が積層体表面の電極から外れ、断線するれづ課題があった。
- [0008] 本発明は、上記課題を解決するためになされたもので、マザー基板の撲みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラミック基板自体の表面実装部品と基板からの外れによる断線や表面実装部品の損傷を防止することができる複合セラミック基板を提供することである。

### 課題を解決するための手段

- [0009] 本発明の請求項1に記載の複合セラミック基板は、表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、この脚部内に設けられ且つ上記外部端子電極と上記配線パターンとを接続するビアホール導体と、を備えたことを特徴とするものである。
- [0010] また、本発明の請求項2に記載の複合セラミック基板は、請求項1に記載の発明において、上記表面実装部品は、上記セラミック基板の第1の主面及び／または第2の主面に搭載され、上記凸状の脚部は、上記セラミック基板の第2主面に設けられていることを特徴とするものである。

- [0011] また、本発明の請求項3に記載の複合セラミック基板は、請求項2に記載の発明において、上記凸状の脚部は、上記セラミック基板の第2の主面の周縁部に形成されていることを特徴とするものである。
- [0012] また、本発明の請求項4に記載の複合セラミック基板は、請求項1に記載の発明において、上記外部端子電極は、一つの上記凸状の脚部の端面で複数支持されていることを特徴とするものである。
- [0013] また、本発明の請求項5に記載の複合セラミック基板は、請求項4に記載の発明において、上記外部端子電極は、上記セラミック基板の第2の主面のコーナ一部には配置されていないことを特徴とするものである。
- [0014] また、本発明の請求項6に記載の複合セラミック基板は、請求項5に記載の発明において、上記コーナ一部は、上記外部端子電極が設けられている高さよりも低くなっていることを特徴とするものである。
- [0015] また、本発明の請求項7に記載の複合セラミック基板は、請求項2～請求項6のいずれか1項に記載の発明において、上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とするものである。
- [0016] また、本発明の請求項8に記載の複合セラミック基板は、請求項7に記載の発明において、上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とするものである。
- [0017] また、本発明の請求項9に記載の複合セラミック基板は、請求項8に記載の発明において、上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とするものである。
- [0018] また、本発明の請求項10に記載の複合セラミック基板は、請求項8または請求項9に記載の発明において、上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とするものである。
- [0019] また、本発明の請求項Ⅲに記載の複合セラミック基板は、請求項1～請求項10のいずれか1項に記載の発明において、上記凸状の脚部の角には丸みが形成されていることを特徴とするものである。
- [0020] また、本発明の請求項12に記載の複合セラミック基板は、請求項1～請求項Ⅲの

いずれか1項に記載の発明において、上記ビアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とするものである。

[0021] また、本発明の請求項13に記載の複合セラミック基板は、請求項1～請求項12のいずれか1項に記載の発明において、上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とするものである。

[0022] また、本発明の請求項14に記載の複合セラミック基板は、請求項1～請求項13のいずれか1項に記載の発明において、上記表面実装部品はアレイ状の外部端子電極を有することを特徴とするものである。

#### 発明の効果

[0023] 本発明の請求項1～請求項14に記載の発明によれば、マザー基板の撓みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラミック基板自体の表面実装部品と基板からの外れによる断線や表面実装部品の損傷を防止することができる複合セラミック基板を提供することができる。

#### 図面の簡単な説明

[0024] [図1](a)～(c)はそれぞれ本発明の複合セラミック基板の一実施形態を示す断面図で、(a)はマザー基板に実装した後の状態を示す図、(b)は実装後のマザー基板が湾曲した状態を示す図、(c)は従来の複合セラミック基板の場合の断線状態を示す図である。

[図2](a)～(e)は図1の示す複合セラミック基板の製造工程の要部を示す工程図である。

[図3](a)及び(b)は本発明の複合セラミック基板の他の実施形態を示す断面図である。

[図4](a)、(b)はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、(a)はその断面図、(b)は従来のセラミック多層基板と表面実装部品の接合関係を模式的に示す断面図ある。

[図5]本発明の複合セラミック基板の更に他の実施形態を示す断面図である。

[図6](a)、(b)はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、(c)、(d)は(b)の○で囲んで部分を拡大して示す断面図ある。

[図7](a)、(b)はそれぞれ図6の(a)に示す複合セラミック基板のマザー基板側を上にした斜視図、(b)は脚部の変形例を示す(a)に相当する斜視図である。

[図8](a)、(b)はそれぞれ図6の(a)に示す複合セラミック基板の脚部の変形例で、マザー基板側を上にした斜視図である。

[図9](a)、(b)はそれぞれ図6の(a)に示す複合セラミック基板の脚部及び外部端子電極の変形例で、マザー基板側を上にした斜視図である。

[図10]図6の(a)に示す複合セラミック基板の脚部及び外部端子電極の変形例で、マザー基板側を上にした斜視図である。

[図11]本発明の複合セラミック基板の更に他の実施形態を示す断面図である。

[図12]本発明の複合セラミック基板の更に他の実施形態を示す断面図である。

[図13]本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。

[図14]本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。

[図15]本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。

#### 符号の説明

- [0025] 1 Q、1 QA、10B、10C、10D、10E、10F、10G、10H 複合セラミック基板  
11A、11B 表面実装部品  
12 セラミック多層基板(セラミック基板)  
12A セラミック層(低温焼結セラミック層)  
13 配線パターン  
14 外部端子電極  
15 脚部  
15A 樹脂部(樹脂)  
15B ピアホール導体  
18 複合樹脂層(樹脂)  
18A スリット

## 20 マザー基板

### 21 表面電極

#### 発明を実施するための最良の形態

[0026] 以下、図1～図15に示す各実施形態に基づいて本発明を説明する。

#### [0027] 第1の実施形態

本実施例の複合セラミック基板10は、例えば図1の(a)、(b)に示すように、表面実装部品11が搭載されたセラミック基板12と、セラミック基板12に形成された配線パターン13とマザー基板20の表面電極21とを接続するための複数の外部端子電極14と、これらの外部端子電極14と、これらの外部端子電極14を端面で支持するように樹脂で形成された凸状の脚部15と、この脚部15内に設けられ且つ複数の外部端子電極14と配線パターン13とを接続するビアホール導体15Bと、を備えている。表面実装部品11はセラミック基板12の第1の主面(以下、「上面」と称す。)に搭載され、外部端子電極14はセラミック基板12の第2の主面(以下、「下面」と称す。)側に形成されている。

[0028] 表面実装部品11としては、例えばコンデンサ、インダクタ、抵抗等の受動部品や半導体素子、ガリウム砒素半導体素子等の能動素子が搭載されている。これらの表面実装部品11は、半田または導電性樹脂11Aによってセラミック基板12上面に接合して実装され、あるいは、Au、Al、Cu線を介してワイヤーボンドすることによって実装されている。

[0029] セラミック基板12は、一枚のセラミックグリーンシートを焼成して形成されたものであっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたセラミック多層基板であっても良い。従って、以下では、セラミック多層基板にも符号「12」を附して説明する。図1に示すようにセラミック基板12がセラミック多層基板として形成されている場合には、セラミック多層基板12は、図1の(a)、(b)に示すように、複数のセラミック層12Aが積層されて形成されている。

[0030] セラミック基板12は、低温焼結セラミック(LTCC:Low Temperature Co-fired Ceramic)材料を焼成してなるものであることが好ましい。低温焼結セラミック材料とは、1000℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可

能なセラミック材料である。具体的には、アルミナやフォスフェイト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、 $z\text{no}-\text{MgO}-\text{Al}_2\text{O}_3-\text{SiO}_2$ 系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、 $\text{BaO}-\text{Al}_2\text{O}_3-\text{SiO}_2$ 系セラミック粉末や $\text{Al}_2\text{O}_3-\text{CaO}-\text{SiO}_2-\text{MgO}-\text{B}_2\text{O}_3$ 系セラミック粉末等を用いた非ガラス系LTCC材料等が挙げられる。セラミック基板13の材料として低温焼結セラミック材料を用いることによって、配線パターン12にAgまたはCu等の低抵抗で低融点をもつ金属を用いることができ、セラミック基板12と配線パターン13とを1050°C以下の低温で同時焼成することができる。

[001] セラミック基板12が図1の(a)、(b)に示すようにセラミック多層基板12として形成されている場合には、セラミック多層基板12に形成された配線パターン13は、図1の(a)に示すように、セラミック層12Aの面に沿って形成された面内導体13Aと、上下の面内導体13Aを接続するビアホール導体13Bとから形成されている。配線パターン13のうち、セラミック多層基板12の上下両面にそれぞれ形成された面内導体13Aは表面電極13Aとして形成されている。配線パターン13は、例えばAgまたはCu等の導電性金属を主成分として含むものが好ましく、面内導体13Aとビアホール導体13Bとは同一の金属成分で形成されたものであっても異なる金属成分によって形成されたものであっても良い。

[002] 而して、外部端子電極14は、図1の(a)、(b)に示すように、セラミック多層基板12の下面から突出して形成された脚部15の突出端面(マザー基板20の表面電極21との接合面)に形成されている。この脚部15は、樹脂部15Aと、樹脂部15Aを貫通するビアホール導体15Bと、を有し、例えばセラミック多層基板12の周縁部の複数個所に形成されている。ビアホール導体15Bは、セラミック多層基板12の下面に形成された表面電極(面内導体)13Aと外部端子電極14とを電気的に接続している。尚、セラミック多層基板12の配線パターン13とマザー基板20の表面電極21とを接続するための外部端子電極14は、後述するような金属箔で形成しても良いが、脚部15内のビアホール導体15Bの端面をそのまま外部端子電極として利用することもできる。また、ビアホール導体15Bは、セラミック多層基板12のビアホール導体13Bと直接接続されていても良い。

- [0033] 外部端子電極14は、例えば銅等の金属箔によって形成されていることが好ましい。外部端子電極14を金属箔によって形成することによって、外部端子電極14を低抵抗で安価に形成することができる。また、外部端子電極14の樹脂側を粗面化することによって外部端子電極14をより強固に脚部15に接合することができる。外部端子電極14が厚膜電極でなく銅箔等の金属箔にするのは、外部端子電極14が樹脂層側、つまり複合樹脂製の脚部15内にあって焼成することができないことと、銅箔と樹脂の組み合わせにはプリント配線基板の製法が使えるからである。
- [0034] 脚部15を形成する樹脂部15Aは、特に制限されないが、樹脂材料と無機フィラーとを混合した複合樹脂材料によって形成されていることが好ましい。樹脂材料としては、特に制限されないが、例えば熱硬化性樹脂や光硬化性樹脂を用いることができる。エポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂を好ましく用いることができる。また、無機フィラーとしては、特に制限されないが、金属粉末は導電性がある樹脂部の絶縁性を阻害する虞があるため、絶縁性のあるもの、例えば、 $\text{Al}_2\text{O}_3$ 、 $\text{SiO}_2$ 、 $\text{TiO}_2$ 等を好ましく用いることができる。
- [0035] 脚部15を形成するビアホール導体15Bは、樹脂部15Aが撲んだ時に追従できるように可撓性を有することが好ましく、例えば半田または導電性樹脂によって形成されていることが好ましい。導電性樹脂は、特に限定されないが、導電性樹脂としては、例えばAu、Ag、Cu、Ni等の金属粒子とエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂とを混合したものを用いることができる。脚部15の厚み(高さ)は、セラミック多層基板12の面積や樹脂材料の種類等にもよるが、マザー基板20の撲みをセラミック多層基板12に影響しないようにすると共に脚部15自体の強度を保つために、30～500 $\mu\text{m}$ が好ましく、30～300 $\mu\text{m}$ がより好ましい。
- [0036] 次に、本実施形態の複合セラミック基板は、以下で説明する要領で製造することができる。尚、図2の(a)～(e)は、複合セラミック基板の製造工程の概要を示す図である。
- [0037] (1) セラミックグリーンシートの作製
- 本実施形態では、まず、例えば中心粒径1.0 $\mu\text{m}$ のアルミナ粒子を55重量部と、中心粒径1.0 $\mu\text{m}$ の軟化点600°Cのホウ珪酸ガラスを45重量部の割合で混合し、こ

の混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、厚みが10～200 $\mu$ m程度の低温焼結セラミック材料からなるセラミックグリーンシートを作製する。

- [0038] 然る後、レーザー加工やパンチング加工により直径が0.1mm程度のビアホールを形成したセラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ag粉末またはCu粉末を主成分とする金属粉末、熱硬化性樹脂、有機溶剤を混練した導電性ペーストを、キャリアフィルム側からスキージを用いて、セラミックグリーンシートのビアホール導体用孔内に押し込むと同時に、余分な導電性ペーストを掻き取ってビアホール導体用のビアペースト層を形成する。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによって、ビアホール内に電極ペーストを確実に充填することができる。そして、各セラミックグリーンシートに導電性ペーストをそれぞれスクリーン印刷によって所定のパターンで印刷し、乾燥した後、面内導体やビアホール導体となる印刷ペースト層や導体ペースト層を配線パターン層として形成する。

[0039] (2) セラミック多層基板の作製

配線パターン層が形成されたセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、圧力0.1～1.5MPa、温度400℃～1000℃でセラミックグリーンシート同士を圧着し、生の積層体を得る。この生の積層体の脱バインダ処理を行った後、この積層体を、配線パターン層としてAg系を用いる場合には空気中で850℃前後、Cu系を用いる場合にはN<sub>2</sub>雰囲気中で950℃前後で焼成を行って図2の(a)に示すセラミック多層基板12を得る。その後、必要に応じて上下の電極上にNi/SnまたはNi/Au等を湿式メッキ等の手法で成膜する。

[0040] (3) 外部端子電極の作製

ここでは、従来公知のエッチング法によって銅箔の加工を行って実装用の外部端子電極14を作製することができる。即ち、キャリアフィルム上に厚み10～40 $\mu$ m程度の銅箔を貼り付け、フォトリソist塗布、露光、現像、エッチング及びレジスト膜の剥離により銅箔のパターニングを行って、図2の(b)に示すように外部端子電極14を作製する。

## [0041] (4)脚部用の樹脂シートの作製

まず、脚部15を作製するための樹脂シートを作製する。即ち、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂と、例えば $\text{Al}_2\text{O}_3$ 、 $\text{SiO}_2$ 、 $\text{TiO}_2$ 等の無機フィラーを混合した複合樹脂材料を、それぞれドクタープレート法によってキャリアフィルム上にシート状に成形して、図2の(c)に示す半硬化状態(Bステージ)の樹脂シート15”Aを作製する。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整する。尚、最適な熱処理時間は熱硬化性樹脂の特性によって異なる。

## [0042] (5)脚部の作製

次いで、この樹脂シート15”Aに、レーザー等でビアホールを所定箇所に設け、図2の(c)に示すようにビアホール内に半田または導電性樹脂をビアホール導体15Bとして充填する。この樹脂シート15”Aを所定枚数作製した後、各樹脂シート15”Aについてレーザー加工やパンチング加工等により所望の形状(脚部形状)に樹脂シート15”A(同図の(d)参照)を加工して所定枚数積み重ねて脚部15に必要な膜厚を得る。この際、樹脂シート15”Aを所定枚数積み重ねた後にレーザー加工やパンチング加工を行っても良い。ビアホール導体15Bとして半田を用いる場合には半田とセラミック多層基板12の下面の面内導体12Aや外部端子電極14との接合にはリフロー工程が用いられる。即ち、セラミック多層基板12に脚部15をラミネート後にリフローしても良く、または、表面実装部品の実装後にリフローして表面実装部品の実装後のリフローと同時に熔融及び接合を行うこともできる。

## [0043] (6)複合セラミック基板の作製

図2の(e)に示すように、外部端子電極14、脚部15及びセラミック多層基板12の順で下方から上方に向けて位置決めを行った後に、積層し、加熱、加圧によるラミネート加工を施す。即ち、セラミック多層基板12の下面に、脚部15、更にその脚部15の下面に外部端子電極14を貼り合わせることにより、図1の(a)に示す複合セラミック基板10を作製する。この際、脚部15の形態を維持し、確実にセラミック多層基板12に接合するために、等方圧プレス工法を用いてセラミック多層基板12と脚部15及び外

部端子電極14を圧着する。合体後の複合セラミック基板12及び脚部15を例えば170℃で1時間熱処理を行って脚部15の樹脂部15Aの本硬化処理を行うことができる。次いで、表面実装部品皿をセラミック多層基板12の上面に半田または導電性樹脂を用いて実装することによって、本実施形態の複合セラミック基板10をモジュール部品として得ることができる。複合セラミック基板10の外部端子電極14は、実装時に半田フィレットのない、LGA(ランドグリッドアレイ)構造(図7参照)として構成されている。

[0044] ここで、脚部15の厚み、即ちセラミック多層基板12からの突出寸法は、例えばセラミックス多層基板12が10mmの場合には少なくとも50 $\mu$ mあれば、その機能を発揮する。脚部15の突出寸法は、セラミック多層基板12のサイズに即して適宜変更する必要がある、セラミック多層基板12のサイズが小さければ小さくても良く、逆にセラミック多層基板12のサイズが大きければ大きくしても良い。脚部15は、セラミック多層基板12の下面の周縁部に沿って形成されることが好ましい。セラミック多層基板12の下面の周縁部に沿って脚部15を設けることにより、マザー基板20への実装を安定させ、信頼性を向上させることができる。

[0045] 本実施形態の複合セラミック基板10を、マウンターを用いてマザー基板20へ実装する場合には、予め図3(a)に示すように複合セラミック基板10上面の表面実装部品皿にケース16を被せておき、マウンターによる複合セラミック基板10を取り扱い易くしておくことが好ましい。ケース16としては、特に制限されないが、例えば、洋白やりん青銅等の金属材料を用いることができる。

[0046] また、同様の目的で、図3(b)に示すように、複合セラミック基板10上面全面に熱硬化性樹脂を主成分とする複合樹脂材料をコーティングし、表面実装部品皿を被覆する樹脂層17を形成しても良い。この場合、使用する樹脂層17の熱膨張係数と脚部15を形成する樹脂部15Aの熱膨張係数とを略同一にすることが好ましい。これによりリフロー工程等の熱処理工程での複合セラミック基板10自体の反りやクラックを防止することができる。従って、樹脂層17としては、熱硬化性樹脂単独ではなく、上述のように脚部15の樹脂部15Aと同一の複合樹脂材料によって形成されていることが好ましい。脚部15の樹脂部15Aと樹脂層17とを同一の複合樹脂材料によって形成するこ

とにより、複合セラミック基板10自体の反りやクラックをより確実に防止することができる。

[0047] マウンターを用いて複合セラミック基板10をモジュール部品としてプリント配線基板等のマザー基板20へ実装すると図1の(a)に示すように、複合セラミック基板10は、外部端子電極14を介してマザー基板20の表面電極21に対して電氣的に接続される。そして、図1の(b)に誇張して示すようにマザー基板20が撓むことがあっても、脚部15が可撓性を有するため、同図に示すようにマザー基板20の撓みに追従してセラミック多層基板12自体は変形することがない。従って、従来のようにセラミック多層基板12が損傷したり、図1の(c)に示すように表面実装部品皿の一部がセラミック多層基板12から外れて断線したり、離脱する虞もない。

[0048] 以上説明したように本実施形態によれば、表面実装部品皿が搭載されたセラミック多層基板12と、セラミック多層基板12の配線パターン13とマザー基板20の表面電極21とを接続するための外部端子電極14と、外部端子電極14を端面で支持するように複合樹脂材料で形成された凸状の脚部15と、この脚部15内に設けられ且つ外部端子電極14と配線パターン13とを接続するビアホール導体15Bと、を備えて、巧みため、図1(b)に示すようにマザー基板20が撓んだ時に、脚部15がマザー基板20に追従して擦むことができ、セラミック多層基板12自体の撓みを防ぐことができる。これにより、複合セラミック基板10自体がマザー基板20から外れて断線したり、図1の(c)に示すように表面実装部品11がセラミック多層基板12から外れて断線したり、表面実装部品皿自体が損傷したりすることがなく、信頼性を格段に高めることができる。

[0049] 第2の実施形態

本実施形態の複合セラミック基板10Aは、例えば図4の(a)に示すように、第1の実施形態の複合セラミック基板10とは逆にセラミック多層基板12の下面にのみ表面実装部品11Bが実装されている以外は第1の実施形態の複合セラミック基板10と同様に構成されている。

[0050] 本実施形態の複合セラミック基板10Aを製造する場合には、第1の実施形態の場合と同様にセラミック多層基板12を作製した後、セラミック多層基板12の下面に表面実装部品11Bを実装し、次いで、第1の実施形態と同一要領で脚部15及び外部端

子電極14を作製し、これら両者14、15を表面実装部品皿の外側に位置させてセラミック多層基板12に取り付けることによって複合セラミック基板10Aを製造することができる。

[0051] 本実施形態では、表面実装部品11Bを脚部15と同様にセラミック多層基板12の下面に実装する関係上、脚部15は最も突出寸法(厚み)の大きい表面実装部品11Bよりも下方に突出するように形成されている。

[0052] 従って、本実施形態によれば、セラミック多層基板12の脚部15間の空間を有効に利用して表面実装部品11Bを実装してあるため、第1の実施形態と同様の作用効果を期することができる他、複合セラミック基板10Aの更なる小型化、低背化を実現することができる。また、マザー基板20が撲んでも、脚部15がマザー基板20に追従して擦むことができ、セラミック多層基板12自体の撲みを防ぎ、図4の(b)に示すように表面実装部品11Bがセラミック多層基板12から外れて断線したり、表面実装部品皿自体が損傷したりすることがなく、信頼性を格段に高めることができる。

[0053] 第3の実施形態

本実施形態の複合セラミック基板10Bは、例えば図5に示すように、第2の実施形態におけるセラミック多層基板12の下面の他、上面にも表面実装部品皿が実装されている以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。

[0054] 本実施形態の複合セラミック基板10Bを製造する場合には、第2の実施形態の場合と同様にセラミック多層基板12の下面に表面実装部品11Bを実装した後、第1、第2の実施形態と同一要領で脚部15及び外部端子電極14を作製し、これら両者14、15を表面実装部品11Bの外側に位置させてセラミック多層基板12に取り付け、然る後、第1の実施形態と同一要領でセラミック多層基板12の上面に表面実装部品皿を実装することによって複合セラミック基板10Bを製造することができる。この際、セラミック多層基板12の上面と下面の表面実装部品皿、11Aは、それぞれ要求される機能に応じて適宜選択して実装することができる。

[0055] 従って、本実施形態によれば、セラミック多層基板12の上面に表面実装部品皿を実装すると共にセラミック多層基板12の脚部15間の空間を有効に利用して表面実装部品11Bを実装してあるため、第1、第2の実施形態と同様の作用効果を期するこ

とができる他、更なる高密度実装による高機能化を実現することができる。

[0056] 第4の実施形態

本実施形態の複合セラミック基板10Cは、例えば図6の(a)、(b)に示すように、第2の実施形態におけるセラミック多層基板12の下面に実装された表面実装部品11Bを複合樹脂層18で被覆した以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。

[0057] 本実施形態の複合セラミック基板10Cを製造する場合には、第2の実施形態の場合と同様にセラミック多層基板12の下面に表面実装部品11Bを実装した後、複合樹脂層18、脚部15及び外部端子電極14を取り付ける。これら三者14、15、18を取り付けるには、例えば以下の2つの方法によって取り付けることができる。

[0058] 第1の方法は、複合樹脂層18をラミネートした後、脚部15をラミネートする方法である。即ち、第1の実施形態と同様にビアホール導体15Bを有する樹脂シートを作製する。樹脂シートは表面実装部品11Bを埋設するに足る厚さになるように複数枚形成する。そして、複数枚の樹脂シートを重ねた後、この積層樹脂シートとセラミック多層基板12とを位置決めし、積層樹脂シートをセラミック多層基板12にラミネートして表面実装部品11Bを埋設することによって複合樹脂層18を形成する。次いで、第1の実施形態と同様に作製した、外部端子電極14及び脚部15をセラミック多層基板12に対して位置決めし、第1の実施形態と同一要領で外部端子電極14及び脚部15をセラミック多層基板12の複合樹脂層18にラミネートし、等方圧プレス工法によって脚部15を複合樹脂層18の周縁部に圧着し、複合樹脂層18及び脚部15の樹脂部15Aを本硬化させて複合セラミック基板10Cを作製する。

[0059] 第2の方法は、複合樹脂層18と脚部15とを同時に成形する方法である。即ち、セラミック多層基板12に対して、外部端子電極14となる銅箔と、積層樹脂シートとを位置決めした後、これら両者をセラミック多層基板12の下面にラミネートして表面実装部品11Bを積層樹脂シートによって埋設して樹脂層を形成する。次いで、凸形状を有する金型を用いて樹脂層を下面からプレス加工して凹部に複合樹脂層18を形成すると共に凸部に脚部15を成形する。次いで、複合樹脂層18及び脚部15の樹脂部15Aを本硬化させて複合セラミック基板10Cを作製する。

- [0060] 本実施形態では、脚部15及び複合樹脂層18を形成する際、それぞれを構成する複合樹脂材料が流動性の良い状態になっているため、図6の(b)において○で囲んだ(o)の部分、つまり複合樹脂層18と脚部15の境界線部分では複合樹脂材料が硬化する際に滑らかな丸みが形成される。また、図6の(b)において○で囲んだ(d)の部分、つまり脚部15の角や、その他の角にも複合樹脂材料が硬化する際に滑らかな丸みが形成される。
- [0061] 本実施形態における脚部15は、例えば図7の(a)、(b)に示すように形態として複合樹脂層18の周縁部に形成されている。図7の(a)に示す脚部15は、複合樹脂層18の周縁部全周に沿って所定間隔を空けて複数形成され、それぞれの下面で外部端子電極14を支持している。また、同図の(b)に示す脚部15は、複合樹脂層18の左右の二辺に全長に渡って細長形状にそれぞれ形成された第1の部分と、残りの二辺に沿って第1の部分の両端部とは隙間を開けてそれぞれ形成された第2の部分とを有し、第1、第2の部分で所定間隔を空けて複数の外部端子電極14を支持している。
- [0062] 従って、本実施形態によれば、セラミック多層基板12の下面に実装された表面実装部品11Bを複合樹脂層18で保護すると共に複合樹脂層18の周縁部に脚部15を突出させて設けたため、表面実装部品11Bのセラミック多層基板12からの離脱をより確実に防止することができると共に、単に複合樹脂層を介してマザー基板に複合セラミック基板を実装する場合と比較してマザー基板の痛みよる影響を脚部15によって緩和し、表面実装部品11Bの断線をより確実に防止し信頼性を高めることができる。
- [0063] また、本実施形態によれば、複合樹脂層18と脚部15の境界線(図6の(o)参照)に滑らかな丸みがあるため、境界線への応力集中を防止し、クラックなどの発生を防止することができ、延いては信頼性が向上する。また、脚部15の角(同図の(d)参照)や、その他の角にも滑らかな丸みがあるため、チッピング等が発生し難く、信頼性を向上させることができる。
- [0064] また、本実施形態によれば、複合樹脂層18の周縁部に脚部15が形成されているため、複合樹脂層18に埋設された表面実装部品11Bが部分的に露出している場合であっても、マザー基板への実装時やハンドリングの際に、露出した部品が外部と接

触し難く、表面実装部品11Bの破損を防止でき、信頼性を高めることができる。

[0065] 第5の実施形態

本実施形態では、図8の(a)、(b)に示すように脚部15の形態を異にする以外は第4の実施形態と同様に構成されているため、第4の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。本実施形態では、図8の(a)に示す脚部15は、複合樹脂層18の外周縁部が全周に渡って一体的に矩形棒状に突出して形成され、その下面全周に渡って所定間隔を空けて配置された複数の外部端子電極14を支持している。従って、矩形棒状の脚部15の内側には矩形状の凹陷部が複合樹脂層18の下面として形成されている。この矩形状の凹陷部は、例えば同図の(b)に示すように円形状の凹陷部として形成することもできる。これらの脚部15は、第4の実施形態と同様の手法で形成することができる。本実施形態においても第4の実施形態と同様に作用効果を期することができる。

[0066] また、図8の(a)に示す矩形棒状の脚部15は、図1、図3、図4の(a)、(b)及び図5に示す複合セラミック基板の脚部としても適用することができる。この場合には、脚部15の内側には複合樹脂層18が形成されておらず、セラミック多層基板12の下面や表面実装部品11Bが露出している。

[0067] 第6の実施形態

本実施形態では、図9の(a)、(b)に示すように脚部15の形態及び外部端子電極14の配置形態をそれぞれ異にする以外は第5の実施形態と同様に構成されているため、第5の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。図9の(a)に示す脚部15は、図8の(a)に示す脚部15と実質的に同様に形成されている。この脚部15は、コーナ一部以外の部位で複数の外部端子電極14を支持し、コーナ一部には外部端子電極が配置されていない。このような構造を採用することによって、複合セラミック基板がマザーボード等の実装基板に搭載されている場合、複合セラミック基板の耐衝撃性を向上させることができる。

[0068] 即ち、複合セラミック基板が実装された実装基板が落下等による衝撃を受けると、その衝撃で実装基板に複雑な撓みが発生し、撓みによる応力が外部端子電極14を介

して脚部15に伝達される。脚部15では各外部端子電極14から伝達された応力が脚部15を介してそのコーナー部(互いに直交する方向に配列された外部端子電極14の中心を通る直線が交差する点)に集中し易い。ところが、本実施形態ではコーナー部に外部端子電極14が配置されていないため、コーナー部で集中応力を受ける外部端子電極14がなく、この部分での外部端子電極14の断線がなく、耐衝撃性を向上させることができる。また、この集中応力は、主として脚部15における外部端子電極14の配置された平面のコーナー部に作用するため、同図の(b)に示すようにコーナー部の高さ位置を外部端子電極14が配列された脚部15の下端面よりも複合樹脂層18側へ後退させて、脚部15の下端面よりも低位にすることによって、コーナー部に対する応力集中をなくし、耐衝撃性を更に高めることができる。

[0069] また、矩形枠状の脚部15のコーナ一部に外部端子電極14を配置せず、あるいはこのコーナ一部を低くしても、実装基板に搭載されている以上、外部端子電極14には衝撃力が作用する。そこで、図10に示すように、外部端子電極14を脚部15の下面から外側面まで延設し、外部端子電極14の下面のみを接合するのではなく、外部端子電極14の側面に半田等のフィレットを形成することによって更に実装基板との接合強度を強くし、耐衝撃性を高めることができる。

## [0070] 第7の実施形態

本実施形態の複合セラミック基板10Dは、例えば図皿に示すように、第3の実施形態のセラミック多層基板12の下面に実装された表面実装部品11Bを第4の実施形態と同様の複合樹脂層18を形成すると共に、この複合樹脂層18にスリット18Aを設けて構成されている。スリット18Aは、複数の表面実装部品11Bを一個一個に区画するように底部に丸みを持って形成されている。スリット18Aは、例えば第4の実施形態において複合樹脂層18及び脚部15をプレス成形する際に、等方圧プレスすることによって形成することができる。これによってスリット18Aの形態を表面実装部品11Bの凹凸にある程度倣わすことができる。

〔0071〕 従って、本実施形態によれば、複数の表面実装部品11Bそれぞれに追従する形状にスリット18Aを形成することによって、表面実装部品11Bの外側に一定以上の厚みの複合樹脂層18が存在することとなり、結果として、表面実装部品11Bの複合樹脂層18が形成される。

脂層18からの露出を防止することができ、表面実装部品11Bをより確実に保護することができる。

[0072] 第8の実施形態

本実施形態の複合セラミック基板10Eは、例えば図12に示すように、複合樹脂層19が中央部から複数の外部端子電極14に向けて漸次厚くなり、周縁部に複数の脚部15が形成されている。即ち、セラミック多層基板12の下面に設けられる表面電極13Aの厚みを、セラミック多層基板12の内部に設けられる面内導体の厚みよりも厚くすることができる。複合樹脂層19の中央部に向けてなだらかに湾曲した凹部が形成されている。換言すれば、本実施形態では複合樹脂層19内に表面実装部品を内蔵していないが、内蔵させても良い。尚、図12ではセラミック多層基板12の配線パターンが省略されている。

[0073] 従って、本実施形態によれば、第1の実施形態と同様に作用効果を奏することができる。即ち、複合樹脂層19の周縁部から中央部に向けて漸次窪み、平面でないため、マザー基板が撲み、マザー基板が複合セラミック基板10Eに接触した場合でも、接点が一点とならないため、力を分散させることができ、接触部分で発生するクラックを防止することができる。

[0074] 第9の実施形態

本実施形態の複合セラミック基板10Fは、例えば図13に示すように、セラミック多層基板12'がキャビティCを有する以外は、第1の実施形態と同様に構成されている。キャビティCを設ける場合には、例えばセラミック多層基板12'を作製する際にキャビティC用の貫通孔を有するセラミックグリーンシートを必要枚数(同図では2枚)作製する。そして、貫通孔を有するセラミックグリーンシートにビアホール導体及び面内導体を形成し、他の貫通孔のないセラミックグリーンシートに積層して生のセラミック積層体を作製する。この生のセラミック積層体を焼成することによってキャビティ付きのセラミック多層基板12'を作製することができる。後は、第1の実施形態と同様の手順で脚部15を取り付ける。本実施形態によれば、キャビティC内に表面実装部品11Bを実装することによって複合セラミック基板を更に低背化することができる。

[0075] 第10の実施形態

本実施形態の複合セラミック基板10Gは、例えば図14に示すように、セラミック多層基板12'がキャビティCを有する以外は、図Ⅲに示す第7の実施形態に準じて構成されている。キャビティCは第9の実施形態と同様に形成することができる。本実施形態では図Ⅲに示すスリット18Aが複合樹脂層18の下面に形成されていないが、本実施形態においても図11に示すスリット18Aを設けても良い。本実施形態によれば、キャビティC内に表面実装部品11Bを実装することによって、図Ⅲに示す複合セラミック基板11Dと比較して複合セラミック基板11Gを更に低背化することができる。この場合、図14に示すように、キャビティC内に配置される表面実装部品11Bの高さは、キャビティCの深さよりも高くても良い。即ち、表面実装部品11Bが完全に納まるように、難易度の高い、深さの大きなキャビティを形成しなくても、低背化を達成することができる。

[0076] 第Ⅲの実施形態

本実施形態の複合セラミック基板10Hは、例えば図15に示すように、セラミック多層基板12''が二段構造のキャビティC'を有し、キャビティC'の底面に半導体素子等の能動部品からなる表面実装部品11Cが搭載されている。二段構造のキャビティC'は、大きさが異なる二種類の貫通孔を中央部に有するセラミックグリーンシートを所定枚数ずつ準備し、それぞれを所定枚数ずつ積層し、これを貫通孔のないセラミックグリーンシートに積層し、焼成することによって、二段構造のキャビティC'を有するセラミック多層基板12''を作製することができる。表面実装部品11Cは、同図に示すように、その端子電極が内側の段部平面に形成された表面電極13Aとボンディングワイヤー11Dを介して接続されている。キャビティC'には複合樹脂層18が形成され、この複合樹脂層18によって表面実装部品11Cを封止している。また、複合樹脂層18の下面の周縁部には脚部15が形成され、その内側には表面電極18Bが所定のパターンで形成されている。脚部15は、必要に応じて上記各実施形態において説明した各種の形態が用いられる。そして、複合樹脂層18の下面には表面実装部品11Bが実装され、この表面実装部品11Bは表面電極18Bを介してセラミック多層基板12の配線パターン13に接続されている。

[0077] 従って、本実施形態によれば、キャビティC'の底面に表面実装部品11Cを実装し

、表面実装部品11Cを封止する複合樹脂層18の下面にも他の表面実装部品11Bを実装したため、更に表面実装部品を高密度実装することができ、更なる高機能化を実現することができる。

[0078] 尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。

#### 産業上の利用可能性


[0079] 本発明は、半導体素子等の能動部品やコンデンサ等の受動部品等の表面実装部品が搭載された複合セラミック基板に好適に利用することができる。

## 請求の範囲


- [1] 表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、この脚部内に設けられ且つ上記外部端子電極と上記配線パターンとを接続するビアホール導体と、を備えたことを特徴とする複合セラミック基板。
- [2] 上記表面実装部品は、上記セラミック基板の第1の主面及び／または第2の主面に搭載され、上記凸状の脚部は、上記セラミック基板の第2主面に設けられていることを特徴とする請求項1に記載の複合セラミック基板。
- [3] 上記凸状の脚部は、上記セラミック基板の第2の主面の周縁部に形成されていることを特徴とする請求項2に記載の複合セラミック基板。
- [4] 上記外部端子電極は、一つの上記凸状の脚部の端面で複数支持されていることを特徴とする請求項3に記載の複合セラミック基板。
- [5] 上記外部端子電極は、上記セラミック基板の第2の主面のコーナ一部には配置されていないことを特徴とする請求項4に記載の複合セラミック基板。
- [6] 上記コーナ一部は、上記外部端子電極が設けられている高さよりも低くなっていることを特徴とする請求項5に記載の複合セラミック基板。
- [7] 上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とする請求項2～請求項6のいずれか1項に記載の複合セラミック基板。
- [8] 上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とする請求項7に記載の複合セラミック基板。
- [9] 上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とする請求項8に記載の複合セラミック基板。
- [10] 上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とする請求項8または請求項9に記載の複合セラミック基板。
- [11] 上記凸状の脚部の角には丸みが形成されていることを特徴とする請求項1～請求項10のいずれか1項に記載の複合セラミック基板。

- [12] 上記ビアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とする請求項1～請求項Ⅲのいずれか1項に記載の複合セラミック基板。
- [13] 上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とする請求項1～請求項12のいずれか1項に記載の複合セラミック基板。
- [14] 上記表面実装部品はアレイ状の外部端子電極を有することを特徴とする請求項1～請求項13のいずれか1項に記載の複合セラミック基板。


[図1]




[図2]




[図3]




[図4]





[図5]



[図6]




[図7]




[図8]



(a)




(b)




[図9]




[図10]




[図11]




[図12]




[図13]



[図14]



[図15]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2 005/0124 03

## A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. <sup>7</sup> H01L23/13

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. <sup>7</sup> H01L23/13

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Kbho 1922-1996 Jitsuyo Shinan Toroku Kbho 1996-2005

Kokai Jitsuyo Shinan Kbho 1971-2005 Toroku Jitsuyo Shinan Kbho 1994-2005

Electronic database consulted during the international search (name of database and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 2000-101348 A (Toyo Communication Equipment Co., Ltd.), 07 April, 2000 (07.04.00), Par. Nos. [0007] to [0008] ; Fig. 3 (Family: none)	1-4, 7, 13-14 5-6, 8-12

☐ Further documents are listed in the continuation of Box C☐ See patent family annex

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&amp;" document member of the same patent family

Date of the actual completion of the international search

27 July, 2005 (27.07.05)

Date of mailing of the international search report

16 August, 2005 (16.08.05)

Name and mailing address of the ISA/

Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.<sup>7</sup> H01L23/13

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.<sup>7</sup> H01L23/13

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996 年
日本国公開実用新案公報	1971-2005 年
日本国実用新案登録公報	1996-2005 年
日本国登録実用新案公報	1994-2005 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X A	JP 2000-101348 A(東洋通信機株式会社)2000. 04. 07, [0007]-[0008], 図3 (ファミ)-なし)	1-4, 7, 13-14 5-6, 8-12

「C欄の続きにも文献が列挙されている。

「パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に関する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日役に公表された文献

「I」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「J」同一パテントファミリー文献

国際調査を完了した日

27. 07. 2005

国際調査報告の発送日

16. 8. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

坂本 薫昭

電話番号 03-3581-1101 内線 3471

4 R

9265